Методичка для курсового проектирования по ПТЦА

       СХЕМА С ЯВНЫМ УКАЗАНИЕМ  АЛЬТЕРНАТИВНЫХ АДРЕСОВ

              ╔═══════════════════════════╗

              ║╔═════════════════════════╗║

              ║║ ┌───┐    ┌┬──┬┐  ┌───┐A0║║

              ║║ │MUX│    ││RG││  │ROM╞══╝║

              ║╚>╡0  │    ││  ││A │   │A1 ║

         ┌───┐╚═>╡1  ╞═══>╡│  │╞═>╡   ╞═══╝

         │MUX│   │   │    ││  ││  │   ╞══>Y

      a─>┤0  │   │А  │   C││  ││  │   ├┐

      b─>┤1  │   └A──┘  ─/┴┴──┴┘  └───┘│H

         │А  ├────┘                    │

         └A──┘                         │

          └────────────────────────────┘

     Конвейерный вариант

             ╔════════════════════════════╗

             ║╔══════════════════════════╗║

             ║║ ┌───┐  ┌────┐A0 ┌┬──┬┐A0'║║

             ║║ │MUX│  │ROM ╞══>╡│RG│╞═══╝║

             ║║ │   │  │    │A1 ││  ││A1' ║

             ║╚>╡0  │A │    ╞══>╡│  │╞════╝

        ┌───┐╚═>╡1  ╞═>╡    │ Y ││  ││  Y'

        │MUX│   │   │  │    ╞══>╡│  │╞══>

        │   │   │   │  │    │ H ││  ││

     a─>┤0  │   │А  │  │    ├──>┤│  │├┐H'

     b─>┤1  │   └A──┘  └────┘ ─/┴┴──┴┘│

        │А  ├────┘             C      │

        └A──┘                         │

         └────────────────────────────┘

     Эта схема отличается от предыдущей тем, что,  по  сущес-

тву, тот же способ адресации выполнен с использованием только

одного ПЗУ. В этом варианте альтернативные адреса записывают-

ся в той же микроинструкции, что и микрокоманда.

n1 { m1 }                               A│ Y H A0 A1│

                                        ─┼──────────┤

n2 { m2 }                               0│m1 x  1  1│

                                         │          │

   <<GO(a;d1,n3)>>                      1│m2 0  2  3│

                                         │          │

d1 { m0 }                               2│m0 0  2  3│

                                         │          │

   <<GO(a;d1,n3)>>                      3│m3 x  4  4│

                                         │          │

n3 { m3 }                               4│m4 0  5  0│

                                         │          │

n4 { m4 }                               5│m0 1  6  4│

                                         │          │

   <<GO(a;d2,n1)>>                      6│m5 0  6  4│

                                        ─┴──────────┘

d2 { m0 }

   <<GO(b;n5,n3)>>

n5 { m5 }

   <<GO(a;n5,n3)>>

              СХЕМА С ЧАСТИЧНОЙ ЗАПИСЬЮ АДРЕСА

  Последовательный вариант          Конвейерный вариант

 ┌────────────────────────┐      ┌─────────────────────────┐

 │ ┌───┐     ┌┬──┬┐  ┌───┐│e     │ ┌───┐   ┌───┐ e   ┌┬──┬┐│

 │ │MUX│  q  ││RG││q'│ROM├┘      │ │MUX│ q'│ROM├────>┤│RG│├┘

 └>┤0  ├────>┤│  │├─>┤   │  Y    └>┤0  ├──>┤   │ Y   ││  ││Y'

a─>┤1  │  S  ││  ││S'│   ╞══>   a─>┤1  │ S'│   ╞════>╡│  │╞═>

b─>┤2  │ ╔══>╡│  │╞═>╡   ╞══╗   b─>┤2  │ ╔>╡   │ H   ││  ││

   │А  │ ║  C││  ││  │   ╞╗ ║      │   │ ║ │   ├────>┤│  │╞═╗

   └A──┘ ║ ─/┴┴──┴┘  └───┘║ ║      │   │ ║ │   │ S   ││  ││ ║

    ║ H  ╚════════════════╝ ║      │А  │ ║ │   ╞════>╡│  │╞╗║

    ╚═══════════════════════╝      └A──┘ ║ └───┘   ─/┴┴──┴┘║║

                                    ║ H' ║          C      ║║

                                    ║    ╚═════════════════╝║

                                    ╚═══════════════════════╝

     При этом способе адресации альтернативные адреса отлича-

ются только одним разрядом ( в данном варианте -  младшим  ),

формируемым входным сигналом. Остальные разряды адреса указы-

ваются вместе с микрокомандой в одной и той же  микроинструк-

ции. При безусловном переходе в данном варианте схемы младший

разряд также указывается  в  микроинструкции.  При  адресации

одного и того же микроблока различными операторами  условного

перехода может возникнуть КОНФЛИКТ АДРЕСАЦИИ. В  этом  случае

одну и ту же микроинструкцию приходится располагать в различ-

ных ячейках управляющей памяти. Если различные операторы  ус-

ловного перехода одними и  теми  же  предикатными  значениями

указывают на одни и те же микроблоки, то нет и конфликта  ад-

ресации.

                     Адрес

n1 { m1 }         --(0,0),(2,1)                S'q'│ Y H S e│

                                               ────┼────────┤

n2 { m2 }         --(4,0)                      0 0 │m1 0 4 0│

                                                   │        │

   <<GO(a;d1,n3)>>--   1,x                     0 1 │m4 1 2 x│

                                                   │        │

d1 { m0 }         --(1,0)                      1 0 │m0 1 1 x│

                                                   │        │

   <<GO(a;d1,n3)>>--   1,x                     1 1 │m3 0 0 1│

                                                   │        │

n3 { m3 }         --(1,1),(3,1)                2 0 │m0 2 3 x│

                                                   │        │

n4 { m4 }         --(0,1)                      2 1 │m1 0 4 0│

                                                   │        │

   <<GO(a;d2,n1)>>--   2,x                     3 0 │m5 1 3 x│

                                                   │        │

d2 { m0 }         --(2,0)                      3 1 │m3 0 0 1│

                                                   │        │

   <<GO(b;n5,n3)>>--   3,x                     4 0 │m2 1 1 x│

                                                   │        │

n5 { m5 }         --(3,0)                      ────┴────────┘

   <<GO(a;n5,n3)>>--   3,x

     Распределять микроинструкции по  ячейкам  памяти  удобно

в следующем порядке:

 - связать с различными операторами условного перехода,  кон-

фликтующими между собой по адресации, различающиеся между со-

бой старшие разряды адреса;

 - распределить микроблоки по ячейкам памяти с учетом назнач-

енных старших разрядов адреса и входных значений;

 - оставшимся нераспределенным микроблокам  назначить  произ-

вольные свободные адреса.

                 СХЕМА С СОКРАЩЕННЫМ ТАКТОМ

     Использование этой схемы позволяет при  сохранении  пре-

имуществ последовательного варианта взаимодействия  сократить

1	2	3	4	5