Студентам > Рефераты > 80286 процессор
80286 процессорСтраница: 3/4
║ │IRQ 2 │ прерывание от CTRL
2 ║
╟───┼─────────┼────────────────────────────────────────────╢
║ │IRQ 8 │ часы реального
времени ║
║ │IRQ 9 │ переадресовка программы к INT 0AH
(IRQ 2) ║
║ │IRQ 10 │
резерв ║
║ │IRQ 11 │
резерв ║
║ 2 │IRQ 12 │
резерв ║
║ │IRQ 13 │
сопроцессор ║
║ │IRQ 14 │ контроллер жесткого
диска ║
║ │IRQ 15 │
резерв ║
╟───┼─────────┼────────────────────────────────────────────╢
║ │IRQ 3 │ последовательный порт
2 ║
║ │IRQ 4 │ последовательный порт
1 ║
║ 1 │IRQ 5 │ параллельный порт
2 ║
║ │IRQ 6 │ контроллер накопителя на
ГМД ║
║ │IRQ 7 │ параллельный порт
1 ║
╚═══╧═════════╧════════════════════════════════════════════╝
Описание сигналов канала ввода-вывода
Ниже приводится описание сигналов канала ввода-вывода
системной платы. все сигнальные линии ТТЛ- совместимы. Адаптеры
ввода-вывода должны рассчитываться максимально на две маломощных нагрузки ТТЛШ на
одну линию.
Сигналы SA0 - SA19 (ввод-вывод)
Адресные разряды 0 - 19 используются для адресации к
памяти и устройствам ввода - вывода внутри системы. эти 20 адресных линий,
вместе с линиями LA17 - LA23 , обеспечивают доступ к 16 Мб памяти. SA0 - SA19 выводятся
в системную шину, когда 'BALE' имеет высокий уровень , и защелкивается
по заднему фронту 'BALE'. эти сигналы генерируются микропроцессором или контроллером
пдп. ими могут также управлять другие микропроцессоры или контроллеры ПДП, находящиеся
на канале ввода-вывода.
Сигналы LA17 - LA23 (ввод-вывод)
Эти сигналы (незащелкнутые) используются для
адресации к памяти и устройствам ввода-вывода внутри системы, они обеспечивают
доступ к 16 Мб памяти. Эти сигналы истинны, когда 'BALE' имеет
высокий уровень. LA17 - LA23 не защелкиваются во время циклов
микропроцессора и поэтому не сохраняют истинность в течение всего цикла. Целью
этих адресных линий является генерация сигналов выбора памяти для циклов
памяти с одним состоянием ожидания. эти сигналы выбора должны защелкиваться
адаптерами ввода-вывода по заднему фронту 'BALE'. Этими сигналами могут также
управлять другие микропроцессоры или контроллеры ПДП , находящиеся на канале ввода-вывода.
CLK(O)
Это сигнал синхронизации системы с частотой 6 Мгц, он
рассчитан на цикл микропроцессора длительностью 167 Нс. Рабочий цикл составляет
50% этого сигнала. Сигнал должен использоваться только для целей синхронизации.
он не предназначен для тех случаев, когда требуется постоянная частота.
RESET DRV(O)
'RESET DRIVE' используется для очистки или
инициализации логических схем системы при включении питания или
при падении напряжения на линии. этот сигнал активен при высоком уровне.
SD0 - SD15 (ввод-вывод)
Эти сигналы обеспечивают установку разрядов 0 - 15 для
микропроцессора, памяти и устройств ввода-вывода. D0 является младшим разрядом ,
а D15 - старшим. Все 8-разрядные устройства на канале ввода-вывода должны
использовать для связи с микропроцессором разряды D0 - D7. 16-разрядные устройства
используют разряды D0 - D15. для поддержки 8-разрядных устройств данные с
линий D8 - D15 будут выводиться на линии D0 - D7 во
время циклов 8-разрядных передач на эти устройства; при
передаче данных из 16-разрядного микропроцессора на 8-разрядное устройство эти данные
преобразуются в 8-разрядные.
BALE(O) (с буферизацией)
Сигнал 'BUS ADDRESS LATCH ENABLE' генерируется контроллером
шины 82288 и используется на системной плате для защелкивания
истинных адресов и сигналов выбора памяти, поступающих из микропроцессора.
Канал ввода - вывода рассматривает его как индикатор истинного адреса микропроцессора
или пдп (когда используется 'AEN'). Адреса микропроцессора SA0 - SA19 защелкиваются
по заднему фронту 'BALE'. Во время циклов ПДП на 'BALE' устанавливается высокий
уровень.
-I/O CH CK (I)
Сигнал '-I/O CHANNEL CHECK' обеспечивает
системную плату информацией об ошибках четности в памяти или устройствах на
канале ввода - вывода. Когда сигнал активен, он индицирует неустранимую системную
ошибку.
I/O CH RDY (I)
Сигнал 'I/O CHANNEL READY' устанавливается памятью или
устройством ввода-вывода на низкий уровень ( нет готовности), чтобы удлинить циклы
ввода-вывода или памяти. Любое устройство с низким быстродействием,
использующее эту линию, должно установить на ней низкий уровень, как
только обнаружит свой истинный адрес и команду чтения или записи. Машинные
циклы продлеваются на целое число периодов синхронизации (167 Нс).
Этот сигнал должен сохранять низкий уровень не менее 2,5 Мкс.
IRQ3 - IRQ7, IRQ9 - IRQ12 и IRQ14 - IRQ15
Сигналы 'INTERRUPT REQUEST'
3 - 7, 9 - 12, 14 и 15 используются для сообщения микропроцессору о том ,
что устройство ввода-вывода требует обслуживания. Запросы на прерывание имеют приоритетную
структуру: IRQ9 - IRQ12 , 14 и 15 имеют высший приоритет ( IRQ9 - наивысший),
а IRQ3 - IRQ7 имеют низший приоритет (IRQ7 - наинизший). Запрос на прерывание
генерируется , когда уровень на линии IRQ изменяется с низкого
на высокий. Высокий уровень на линии должен сохраняться до тех пор ,
пока микропроцессор не подтвердит запрос на прерывание ( подпрограмма обслуживания
прерываний ). IRQ13 используется на системной плате , но не доступен на канале ввода-вывода.
IRQ8 используется для часов реального времени.
-IOR(I/O)
Сигнал '-I/O READ' обеспечивает передачу данных с
устройства ввода - вывода в шину данных. Сигнал может управляться системным
микропроцессором или контроллером ПДП или же микропроцессором или контроллером ПДП
, находящимися на канале ввода-вывода. Этот сигнал активен при низком уровне.
-IOW(I/O)
Сигнал '-I/O WRITE' обеспечивает чтение данных из шины
данных в устройство ввода-вывода. Сигнал может управляться любым
микропроцессором или контроллером пдп в системе. активен
при низком уровне.
-SMEMR(O) -MEMR(I/O)
Эти сигналы обеспечивают передачу данных с устройств
памяти в шину данных. '-SMEMR' активен только тогда, когда адрес выбора памяти находится
в нижнем 1 Мб пространства памяти. '-MEMR' активен во всех циклах
чтения памяти. '-MEMR' может управляться любым микропроцессором или контроллером
ПДП в системе. '-SMEMR' образуется из '-MEMR' и адреса выбора нижнего 1 Мб
памяти. Если микропроцессор на канале ввода - вывода захочет управлять сигналом
'-MEMR', то в течение одного периода синхронизации перед активизацией '-MEMR' все
адресные линии на шине должны быть истинными. оба сигнала активны при низком уровне.
DRQ0 - DRQ3 и DRQ5 - DRQ7 (I)
Запросы на ПДП 0 - 3 и 5 - 7 являются асинхронными запросами
канала, используемыми периферийными устройствами и микропроцессорами канала
ввода-вывода для получения ПДП ( или управления системой). Запросы имеют
приоритетную структуру : DRQ0 имеет высший приоритет, а DRQ7 - низший. Запрос
генерируется путем установки активного уровня на линии DRQ. Линия DRQ
должна сохранять высокий уровень до тех пор , пока не станет активной линия
подтверждения запроса на пдп (DACK). По запросам DRQ0 - DRQ3 выполняется 8-разрядная
передача, а по DRQ5 - DRQ7 16-разрядная. DRQ4 используется
на системной плате и не доступен для канала ввода- вывода.
-DACK0 - -DACK3
и -DACK5 - -DACK7
(O)
Сигналы подтверждения ПДП 0 - 3 и 5 - 7
используются для подтверждения запросов на ПДП (DRQ0 - DRQ7),
они активны при низком уровне.
AEN (O)
Сигнал 'ADDRESS ENABLE' используется для блокирования
микропроцессора и других устройств от канала ввода-вывода , чтобы разрешить
режим ПДП. Когда эта линия активна , управление адресной шиной, линиями команды
чтения шины данных (для памяти и ввода-вывода) и линиями команды
записи (для памяти и ввода-вывода) принадлежит контроллеру ПДП.
-REFRESH (I/O)
Этот сигнал используется для индикации цикла регенерации
и может управляться микропроцессором на канале ввода-вывода.
T/C (O)
Сигнал 'TERMINAL COUNT' обеспечивает импульс , когда
достигается заданное число циклов в любом канале ПДП.
SBHN (I/O)
Сигнал 'BUS HIGH ENABLE' (системный) индицирует
передачу данных в верхнем байте шины данных, SD8 - SD15.
16-разрядные устройства используют 'SBHE', чтобы привязать буферы шины данных к
SD8- SD15.
-MASTER (I)
Этот сигнал используется с линией DRQ для получения
управления системой. Процессор или контроллер ПДП на канале ввода-вывода могут
подать сигнал DRQ в канал ПДП в каскадном режиме и получить в ответ сигнал
-DACK. Получив -DACK, микропроцессор ввода-вывода может установить
на линии '-MASTER' низкий уровень, что позволит ей получить управление системными
линиями адресов, данных и управления (состояние, называемое трехстабильным). После
установки низкого уровня на '-MASTER' процессор ввода-вывода должен подождать один
системный период синхронизации, прежде чем получит управление линиями адресов и
данных, и два периода синхронизации, прежде чем подать команду READ или WRITE. Если
сигнал сохраняет низкий уровень более 15 Мкс, содержимое системной памяти
может быть потеряно из-за отсутствия регенерации.
-MEM CS16 (I)
Сигнал '-MEM 16 CHIP SELECT' сообщает системной плате,
является ли данная передача 16-разрядной, с одним состоянием ожидания и циклом
памяти. Этот сигнал должен формироваться из адреса выбора устройства LA17
- LA23, а управляться открытым коллектором или трехстабильным
формирователем, обеспечивающим ток утечки 20 MA.
-I/O CS16 (I)
Сигнал '-I/O 16 CHIP SELECT' сообщает системной плате,
является ли данная передача 16-разрядной , с одним состоянием ожидания и циклом
памяти. Этот сигнал должен формироваться из адреса выбора устройства , а управляться
открытым коллектором или 3-стабильным формирователем, обеспечивающим
ток утечки 20 MA. сигнал активен при низком уровне.
OSC (O)
Сигнал 'OSCILLATOR' (OSC) является скоростным синхронизирующим
сигналом с периодом 70 Нс (14,31818 Мгц). Этот сигнал не синхронен
с сигналом синхронизации системы. Рабочий цикл сигнала составляет 50 %.
0WS (I)
Сигнал 'ZERO WAIT STATE' сообщает микропроцессору,
что он может выполнить данный цикл шины без дополнительных циклов ожидания.
Чтобы исполнить цикл памяти для 16-разрядного устройства без циклов ожидания,
сигнал '0WS' формируется из адреса выбора устройства , стробируемого командой
чтения или записи. Чтобы исполнить цикл памяти для 8-разрядного устройства минимум
с двумя состояниями ожидания , сигнал '0WS' должен активизироваться
через один системный период синхронизации после того, как команда чтения
или записи станет активной путем стробирования адресом выбора устройства.
Команды чтения и записи активизируются по заднему фронту системного
синхроимпульса. '0WS' активен при низком уровне и должен управляться открытым коллектором
или 3-стабильным формирователем с током утечки 20 ма.
Сопроцессор
Описание
Математический сопроцессор персонального компьютера
IBM PC AT позволяет ему выполнять скоростные арифметические и логарифмические
операции , а также тригонометрические функции с высокой точностью.
Сопроцессор работает параллельно с микропроцессором,
это сокращает время вычислений , позволяя сопроцессору выполнять математические
операции , в то время как микропроцессор занимается выполнением других функций.
Сопроцессор работает с семью типами числовых данных,
которые делятся на следующие три класса:
- двоичные целые числа (3 типа);
- десятичные целые числа (1 тип);
- действительные числа (3 типа).
Условия программирования
Сопроцессор предлагает расширенный набор регистров ,
команд и типов данных для микропроцессора.
Сопроцессор имеет восемь 80-разрядных регистров,
которые эквивалентны емкости сорока 16-разрядных регистров в микропроцессоре.
В регистрах можно хранить во время вычислений временные и постоянные результаты
, что сокращает расход памяти , повышает быстродействие , а также улучшает
возможности доступа к шине. Пространство регистров можно использовать
как стек или как постоянный набор регистров . При использовании пространства
в качестве стека работа ведется только с двумя верхними
стековыми элементами. В следующей таблице показано представление больших и малых
чисел в каждом типе данных.
|
Главная
Документация
Файлы
Информация
