Расчёт элементов эмиттерно-связанной логике

определяем             и            :

2.20   Из формулы:

,                                                           (2.22)

определяем входное сопротивление элемента, когда на входе действует напряжение логического  “0”:

2.21   Из формулы:

,                                                    (2.23)

определяем входное сопротивление элемента, когда на его входе действует напряжение логической “1”:

2.22   Из формулы:

,                                          (2.24)

определяем входное сопротивление элемента, когда на выходе действует напряжение логического “0”:

2.23   Из формулы (24) определяем выходное сопротивление элемента, когда на выходе действует напряжение логической “1”:

Расчёт динамических параметров

2.24   Из формулы:

,                                                   (2.25)

где fT – граничная частота усиления транзистора.

При fT=11 МГц определяем:

2.25   Из формулы:

,                                       (2.26)

                                      и

,                                                (2.27)

где М – количество транзисторов в схеме VT1¸VT3, VT6; Ск - ёмкость коллекторных переходов транзисторов; Сп1 – паразитная ёмкость металлических соединений и изоляции транзисторов и резистора R1; С2 – ёмкость на выходе транзистора VT6; В – статическое значение коэффициента усиления транзистора VT6; Сн – ёмкость нагрузки; Сп2 – паразитная ёмкость изоляции резистора R6 и металлических соединений подключенных к выходу схемы.

При М=4, Ск=2 пФ, Сп1= 1 пФ, Сн=30 пФ, Сп2= 2 пФ.

2.26   Из формулы:

,                                                         (2.28)

2.27   Из формулы:

,                                                        (2.29)

2.28   Из формулы:

,                                             (2.30)

определяем время спада:

2.29   Из формулы:

,                        (2.31)

определяем время наростания потениала:

2.30   Из формулы:

,                                                (2.32)

определяем задержку при включении:

2.31   Из формулы:

,                                                     (2.33)

определяем задержку при выключении:

2.32   Из формулы:

,                                            (2.34)

определяем среднюю задержку распространения:

2.33   Из формулы:

,                                                          (2.35)

определяем время перехода из состояния “1” в состояние “0”:

2.34   Из формулы:

,                                                       (2.36)

определяем время перехода из состояния “0” в состояние “2”:

2.35   Из формулы:

,                                                (2.37)

2.36   Т.к.       и , то время задержки выключения равно времени задержки включения:     ==28,5 нс

2.37   Из формулы:

,                                                  (2.38)

найдем работу переключения:   

ВЫВОДЫ

Целью данного курсового проекта  являлась разработка логического элемента эмиттерно-связанной логики. В выборе схемы логического элемента был произведен краткий обзор существующих схем серий ЭСЛ.

По заданным данным определил основные статические характеристики разрабатываемой схемы. Расчет показал, что средняя потребляемая мощность не превышает заданного значения. В этом же разделе определил номинальные значения резисторов и конденсаторов, используемых в схеме. Это позволило рассчитать динамические параметры схемы ЭСЛ.

СПИСОК ИСПОЛЬЗУЕМЫХ ИСТОЧНИКОВ

1       Соломатин Н.М. Логические элементы ЭВМ: Практ. пособие для вузов, 2-е изд., перераб. И доп. – М .: Высш. шк., 1990.-160с.

2       Ушаков В.Н. Основы радиоэлектрники и радиотехнические устройства. Учеб. Пособие для радиотехнических вузов., - М.: Высш. шк., 1976.-424с.

3       Будинский И.В. Логические цепи в цифровой электронике. – М.: Высш. шк., 1977.-323с.

4       ДСТУ 3008-95. – Видання офіційне

1	2

Copyright © Radioland. Все права защищены.
Дата публикации: 2004-09-01 (0 Прочтено)