АЦП

     Обобщенная схема паралелльного АЦП КР1107ПВ2 представлена на рисунке 5.1 /3/

                ОБОБЩЕННАЯ СХЕМА ПАРАЛЛЕЛЬНОГО АЦП

     Микросхема состоит из резистивного делителя опорных напряжений, 256 стробируемых компараторов, дешифратора кодов компараторов, логических схем управления выходным кодом и выходного регистра хранения.

     Виды выходных кодов и соответствующие им уровни напряжений на входах 36 и 41 представлены в таблице 5.1

              Таблица 5.1

           Таблица выходных кодов АЦП КР1107ПВ2

                     6. КПУ "ЭЛЕКТРОНИКА 2702"

     Универсальный программируемый контроллер "ЭЛЕКТРОНИКА 2702"  построен на основе микропроцессора К580ВМ80, содержит в своем составе два контроллера ввода-вывода, два программируемых таймера, контроллер прямого доступа к памяти, контроллер прерываний, микросхемы постоянной и оперативной памяти, схемы логики управления.  Управление контроллера осуществляется с клавиатуры, результаты отображаются на дисплее.

     Контроллер оперирует восьмибитным параллельным кодом, имеет сорок восемь двунаправленных программируемых канало ввода-вывода. Контроллер может осуществлять следующие операции:

1. Опрос портов ввода-вывода и запись информации из них в ОЗУ.

2. Запись в порты ввода-вывода информации из ОЗУ.

3. Все операции с памятью характерные для процессора К580ВМ80 и 

   определяемые набором его команд.

                       7.  ПРОГРАММ РАБОТЫ КОНТРОЛЛЕРА

     Программа, обеспечивающая работу контроллера и АЦП должна:

1. Предусматривать программное изменение выходного кода АЦП.

2. Стробировать АЦП и записывать результаты в ОЗУ с заданной программно 

    частотой.

3. Предусматривать программное изменение памяти, отводимой для записи

    сигнала.

4. Опрашивать один из портов в ожидании сигнала начала преобразования.

5. Сбрасывать схему запуска в исходное состояние выставлением в одном из

    каналов порта сигнала готовности.

Блок-схема  программы представленна на рис. 7.1

Полный листинг программы с пояснениями приведен ниже

MVI  A,   8A;

OUT  F7   ;

MVI  A,   20;

OUT  F6   ;

M1:  IN   F6   ;

     ANI  A,   80;

     JN   M1   ;

     LXI  H,   2200;

M3:  MVI  A,   43;

     OUT  F6   ;

     MVI  03   ;

     OUT  F6   ;

     IN   F5   ;

     MOV  M,   A;

M2:  MVI  B,   XX;

     DCR  B    ;

     NOP        ;

     NOP        ;

     NOP        ;

     JNZ  M2   ;

     MVI  A,   29;

     CMP  H    ;

     INX  H    ;

     JNZ  M3   ;

     HALT

           БЛОК – СХЕМА ПРОГРАММЫ РАБОТЫ АЦП

                            Рис. 7.1

                     ЗАКЛЮЧЕНИЕ

     В результате проделанной работы спроектировано восьмиразрядное параллельное АЦП для наблюдения формы случайного сигнала, снимаемого с ФЭУ. Данные с АЦП через программируемый контроллер могут передаваться в микропроцессорную систему компьютера для наблюдения и обработки. Установка соответствует заданным техническим условиям, позволяет обрабатывать входные сигналы отрицательной полярности амплитудой от 0 до –2 В и длительностью более 10mS. Выходные данные представляются восьмиразрядным кодом с максимальной погрешностью по амплитуде не более 5% и по длительности не более 3%.

                               Приложение 1

1	2	3	4