Студентам > Курсовые > Устройство формирования импульсно-временной кодовой группы
Устройство формирования импульсно-временной кодовой группыСтраница: 2/4
1 2 3 4
5
6
Рис.3 Структурная
схема с использованием ПЗУ.
Временные
диаграммы, поясняющие работу этой схемы, показаны на рис.3.
U1
t1 U2
t2
U3
t3
U4
t4
U5
t5
U6
Рис.4 Временные
диаграммы, поясняющие работу схемы
с использованием ПЗУ
2. Выбор элементной базы.
Выбор
элементной базы осуществляется путем нахождения компромисса между аппаратными
затратами и быстродействием. Учитывая быстродействие данной схемы очевидно
использование микросхем ТТЛ для всех элементов кроме ПЗУ.
Здесь имеются
микросхемы серий 155, 555, 1533 и другие. Так как никаких особых ограничений в
данной разработке не предъявляется, то выберем микросхемы серии 155 для основных
элементов, наиболее точно подходящие с точки зрения аппаратных затрат. В
качестве элементов формирования ИВКГ ПЗУ серии 556, которые могут быть
использованы совместно с цифровыми микросхемами ТТЛ типа.
3. Разработка принципиальной
схемы формирования ИВКГ.
Изучив рис.1 с
заданной ИВКГ, можно сделать вывод, что вся последовательность
укладывается в периодов длительностью или в 17 тактов
ГТИ.(17-ый используется для сбросов счётчика и триггера) Частота ГТИ должна
быть .
Очевидно, что последовательную работу на 17 тактах может обеспечить 5-и
разрядный двоичный счетчик или четырехразрядный счётчик и триггер для
считывания и хранения 17-го импульса.
Временная
диаграмма его работы и соответствующая требуемая ИВКГ показана на рис.5 На
основе анализа данной временной диаграммы можно составить прошивку ПЗУ(табл.1)
для цифрового автомата, в состав которого входят (в соответствии со структурной
схемой на рис.3):
ü триггер (D)
ü генератор тактовых импульсов (ГТИ)
ü схема совпадений (И)
ü счетчик импульсов (СЧ)
ü постоянное запоминающее устройство (ПЗУ)
Эта таблица истинности (или
таблица функционирования) разрабатываемого цифрового автомата приведена ниже.
Там буквой обозначен сигнал
снимаемый с инверсного выхода триггера, а буквой T - со
входа триггера .
Табл.1
Прошивка ПЗУ для заданного устройства.
T
|
A0
|
A1
|
A2
|
A3
|
|
|
D0
|
|
|
0
|
0
|
0
|
0
|
0
|
1
|
|
1
|
|
|
0
|
0
|
0
|
0
|
1
|
1
|
|
1
|
0
|
0
|
0
|
1
|
0
|
1
|
|
0
|
|
0
|
0
|
0
|
1
|
1
|
1
|
|
0
|
0
|
0
|
1
|
0
|
0
|
1
|
|
0
|
0
|
0
|
1
|
0
|
1
|
1
|
|
1
|
|
|
0
|
0
|
1
|
1
|
0
|
1
|
|
1
|
0
|
0
|
1
|
1
|
1
|
1
|
|
1
|
0
|
1
|
0
|
0
|
0
|
1
|
|
0
|
|
0
|
1
|
0
|
0
|
1
|
1
|
|
0
|
0
|
1
|
0
|
1
|
0
|
1
|
|
0
|
0
|
1
|
0
|
1
|
1
|
1
|
|
1
|
|
|
0
|
1
|
1
|
0
|
0
|
1
|
|
1
|
0
|
1
|
1
|
0
|
1
|
1
|
|
1
|
0
|
1
|
1
|
1
|
0
|
1
|
|
1
|
0
|
1
|
1
|
1
|
1
|
1
|
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
|
0
|
|
|