Коммутатор цифровых каналов системы передачи

Управление  должно  осуществляться  операционной  системой  с  графическим  интерфейсом  пользователя  (GUI),  поддерживающим  все  указанные  спецификации  для  видеоадаптера  и  монитора  (Windows  95  OSR2  с  набором  драйверов  DirectX  (технология  DirectDraw)  версия  5.0  и  драйвером  видеоадаптера  S3  Incorporated  4.03.00.2102-2.30.21) 

Рис.  4.2  Правильное  положение  тела  оператора  компьютера  обеспечивающее  безопасную  работу.

ГЛАВА  9

ТЕХНИКО-ЭКОНОМИЧЕСКОЕ  ОБОСНОВАНИЕ  РАЗРАБОТКИ  БИС  КОММУТАТОРА  ЦИФРОВЫХ  КАНАЛОВ  СИСТЕМЫ  ПЕРЕДАЧИ

10.1  ОБОСНОВАНИЕ  ВЫБОРА  ЗАКАЗНОЙ  БИС

Заказные  БИС  обычно  производятся  большими  партиями  по  специальному  заказу,  но  все  равно  такие  БИС  являются  дорогими,  по  сравнению  с  серийными,  так  как  требуют  тех  же  затрат  на  разработку,  при  намного  меньшем  числе  БИС  в  серии.  Но  при  использовании  серийных  интегральных  схем  их  количество  в  проектируемом  устройстве  составляло  бы  несколько  десятков,  что  существенно  снизило  бы  надежность,  увеличило  бы  количество  потребляемой  энергии,  потребовало  бы  намного  большей  площади,  при  тех  же  реализуемых  функциях;  и  в  итоге  оказалось  бы  экономически  нецелесообразным.  Поэтому  было  решено  строить  коммутатор  в  виде  одной  заказной  БИС.

10.2  ОБОСНОВАНИЕ  ВЫБОРА  СТРУКТУРНОЙ  СХЕМЫ

   Выбор  оптимального  строения  структурной  схемы  БИС  коммутатора  в наибольшей  степени  зависит  от  выбора  оптимальных  условий  формирования  уплотненного  временного  канала.

            Проведем  сравнение  этих   условий  по  следующим  критериям:

1.  по  числу  функций,  выполняемых  блоками  коммутатора;

2.  по  внутренней  частоте;

3.  по  стоимости  реализации  коммутатора;

4.  по  рациональному  использованию  оперативной  памяти.

Рассмотрим  три  способа  формирования группового  канала:  1 - традиционный;  2 – реализованный  в  прототипе;  3 – с  параллельной  шиной. Традиционный  способ  состоит  в  формировании  одного  уплотненного  по  времени  канала  из  8ми входящих  групповых  каналов  простым  повышением  тактовой  частоты  в  восемь  раз. Этот  способ  невыгоден,  так  как  с  увеличением  внутренней  частоты уменьшается  количество  операций  выполняемых  отдельными  блоками  коммутатора  и   усложняется  схемотехника  всего  устройства  в  целом.   Способ,  реализованный  в  прототипе,  заключается  в  передачи  отдельно  четных  и  нечетных  импульсов  уплотненного  канала.  Этот  способ   хоть  и  позволяет  устранить  некоторые  сложности  схемотехнического  плана  (внутренняя  частота  снижена  в  два  раза  по  сравнению  с  традиционным  способом),  но  не  решает  всей  проблемы  в  целом. В  качестве  оптимального  выбран  3ий  способ.   Этот  способ  подразумевает  передачу  уплотненного  по  времени  канала  по  параллельной  восьмиразрядной  шине,  что  позволяет  не  увеличивать  внутреннюю  частоту  и  одному  блоку  выполнять  большее  количество  функций  (так,  например  блок  ЦИКЛОВОГО  ВЫРАВНИВАНИЯ  И  КОММУТАЦИИ  помимо  коммутации  выполняет  цикловое  выравнивание,  и  формирование  уплотненного  временного  канала).  Что  позволяет  снизить  задержки  прохождения  сигнала  через  БИС  и  рациональней  использовать  внутренние  запоминающие  устройства  (для  коммутации,  циклового  выравнивания  и  преобразования  кода  используются  одни  и  те  же  ОЗУ).  Все  это  позволяет  снизить  себестоимость  устройства  в  целом.

10.3  ОБОСНОВАНИЕ  ВЫБОРА  ТЕХНОЛОГИИ  ПОСТРОЕНИЯ  БИС

К  разрабатываемой  БИС  коммутации  предъявляются  следующие  требования,  которые  позволяют  более  плодотворно  вести  работу  по  созданию данного устройства:

1.            Возможность интегрирования  в  существующие  цифровые  системы  передачи  данных  (в  частности  построение  одно-  и  многозвенных  систем  на  основе  разрабатываемой  БИС);

2.            простота управления;

3.            невысокая стоимость.

 Для  обеспечения  возможности  интегрирования  в  существующие  цифровые  системы  необходимо  применять стандартные  схемотехнологии  построения  БИС,  обладающие  широкой  распространенностью.  Следовательно,  для  своей  реализации  разрабатываемое  устройство  требует  определенные  промышленные  наработки  различных  технологий.  На  современном  этапе  производительность  той  или  иной  технологии  не  может  быть измерена  только  количеством  элементов  (чаще  всего  транзисторов)  на  единице  площади,  как  это  часто  делается  для  интегральных  схем.  Логическая  функция  (И-НЕ  или  ИЛИ-НЕ)  реализованная  по  одной  технологии  необязательно  эквивалентна  по  количеству  элементов  соответствующей логической  функции  реализованной  на  основе  другой  технологии, поэтому число элементов  на  единицу  площади  не  является  основным  критерием  сравнения  технологий. В  этом  случае  важны  и  другие характеристики БИС  реализованных  на  основе  разных  технологий,  отражающие  их  функциональные  возможности,  способы  реализации  логических  функций.

От других типов  БИС,  заказные    интегральные  схемы  отличаются  следующими  своими  свойствами:

1.            Большая  степень  интеграции;

2.            Меньшая  функциональная  гибкость;

3.            Аппаратная  поддержка  выполняемых  команд.

Все  эти  и  некоторые  другие  свойства  позволяют  реализовывать на них  сложные  алгоритмы  обработки  цифровых  сигналов  при  относительно низких затратах.

       Таким  образом,  использование  заказной   БИС,  реализованной  на  отработанной  технологии  производства,  существенно  уменьшит ограничения  на  сложность  реализации  коммутатора  при  относительно низких  затратах  на  производство.

Выбор  технологии  производства  БИС  производится  методом  анализа иерархий. Варианты, которые были рассмотрены, представлены в                таблице  10.1.

 Таблица 10.1

Возможные  варианты  технологий  производства  заказной  БИС.

При  заполнении  таблиц  использовалась  шкала  относительной  важности,  приведенная  в  таблице  10.2.

Таблица 10.2.

Шкала относительной важности.

Выбор  производится  по  следующим  критериям:

1.     Быстродействие;

2.     Помехоустойчивость;

3.     Потребляемая  мощность;

4.     Площадь,  занимаемая  на  кристалле;

5.     Совместимость  (возможность  интеграции  БИС,  построенной  по  данной  технологии,  с   БИС,  построенными  по  другой  технологии);

6.     Стоимость.

На  основании  этих  данных  были  составлены  7  матриц:  матрица  попарных  сравнений  для  критериев,  по  которой  определяется  наиболее  важный  (таблица 10.3) ,6  матриц  попарных  сравнений  альтернатив  по  отношению  к  каждому  критерию  (таблицы  10.4,  10.5,  10.6,  10.7,  10.8, 10.9).

В матрицах  приняты  следующие  обозначения:

Xi - локальный  приоритет,  определяемый по формуле : Xi=,

-  сумма  по  столбцу .

A  -  вариант  реализации  на  ТТЛ(Ш),

B  -  вариант  реализации  на  ЭСЛ,

C  -  вариант  реализации  на  nМДП,

D  -  вариант  реализации  на  КМДП.

 Таблица 10.3.

1	2	3	4	5	6	7	8	9	10	11	12