Исполнительные и логические устройства

Напряжение помехи, при котором транзистор VT1 можно считать открытым, U1пом = Uбэ1 – Uпор = -1,2 –0,6 = -1,8 В.

Помехоустойчивость ТТЛ-схемы со сложным инвертором по логическому нулю выше, а по логической единице, чем ТТЛ-схемы, в соответствии с рисунком 2а.

Быстродействие ТТЛ-схем определяется в основном переходными процессами при переключении транзисторов, а также зарядом паразитной нагрузочной емкости Сн, которая представляет собой суммарную емкость нагрузочных ТТЛ-схем. В схеме, в соответствии с рисунком 2а, заряд емкости Сн происходит с большой постоянной времени через коллекторный резистор R2, что ухудшает быстродействие схемы.

В ТТЛ-схеме со сложным инвертором постоянная заряда нагрузочной емкости существенно уменьшается, так как емкость Сн заряжается через выходное сопротивление Rвых 3 << R2 транзистора VT3, работающего в схеме эмиттерного повторителя. За счет этого ТТЛ-схема со сложным инвертором имеет большее быстродействие по сравнению с ТТЛ-схемой, в соответствии с рисунком 2а.

Схема базового элемента со сложным инвертором лежит в основе разработок большинства серий интегральных микросхем ТТЛ. Для расширения функциональных возможностей элемента промышленностью выпускают так называемые расширители по ИЛИ, в соответствии с рисунком 4а, которые представляют собой часть структуры ТТЛ и подключаются к точкам а и б элемента, в соответствии с рисунком 2. Полученная при этом логическая схема, в соответствии с рисунком 4б, реализует функцию И-ИЛИ-НЕ. На выходе схемы устанавливается логический нуль, если на всех выходах VT1 поступают сигналы, соответствующие логической единице. При всех остальных комбинациях сигналов на выходах схемы выходное напряжение соответствует логической единице.

Повысить быстродействие ТТЛ-схем можно, применив в схеме базового элемента, в соответствии с рисунком 3, вместо обычных транзисторов транзисторы Шотки, работающие в активном режиме. Тем самым сокращается время переключения транзисторов схемы за счет исключения времени рассасывания носителей заряда в базе транзистора при их запирании. Логические ИМС, выполненные на базе транзисторов Шотки, называются микросхемами ТТЛШ.

Недостатком ТТЛ-схем является сильная генерация токовых помех по цепи питания, обусловленных броском тока через сложный инвертор при переключении схемы из состояния логического нуля в единицу. После запирания VT2 транзистор VT3 откроется раньше, чем закроется насыщенный транзистор VT4, так как для выхода VT4 из режима насыщения потребуется некоторое время для рассасывания неосновных носителей в базе. В результате в течении некоторого промежутка времени оба транзистора VT3 и VT4 открыты и по цепи, состоящей из элементов Ек, VT3, VD и VT4, протекает ток, значение которого определяется эмитторным током VT3, находящегося в активном режиме:

Iпом max = Iэ3 = Iб3 · В + Iб3 = Iб3 (В+1)

Так как базовый ток транзистор равен:

То:

Iпом max =

Для устранения влияния токовых помех, генерируемых данной микросхемой, на работу соседних микросхем рекомендуется включать высокочастотные блокировочные конденсаторы между шиной питания и землей.

Элемент И – НЕ с открытым коллектором предназначен для согласования логических схем с внешними исполнительными и индикаторными устройствами, например светодиодными индикаторами, лампочки накаливания, обмотки реле и т.д. Его отличие от ранее рассмотренного заключается в выполнении выходного усилителя мощности по однотактной схеме без собственного резистора. Принципиальная электрическая схема такого элемента приведена в соответствии с рисунком 5.

В данном элементе также отсутствует цепь нелинейной коррекции. Это связано с тем, что элемент ставится на выходе логического устройства и к нему в меньшей степени предъявляются требования квантования сигнала. Обычно выходной транзистор VT3 схемы выполняется с большими допустимыми значениями коллекторного тока и напряжением, чем обычный элемент.

В отличии от стандартных, элементы ТТЛ с открытым коллектором допускают параллельное включение выходных выводов. При этом относительно выходных сигналов каждого элемента реализуется логическая операция И: Uвых = Uвых 1Uвых 2 . Uвых n

Это позволяет решить две задачи:

1. Упростить схему проектируемого устройства за счет исключения дополнительных элементов, реализующих операцию И;

2. Обеспечить работу нескольких выходов на общую шину, т.е. реализовать режим работы с разделением информации по времени.

Базовые логические элементы эмиторно-связной логики.

Причиной появления БЛЭ ЭСЛ явилось желание повысить быстродействие цифровых устройств. Это желание привело к использованию в них совершенно отличного от ТТЛ схемотехнического решения. Как было показано выше, основными причинами инерционности ключей, выполненных на биполярных транзисторах, являются время рассасывания неосновных носителей из его базовой области и постоянная времени перезарядки выходной емкости. Если время рассасывания транзистора при работе последнего в активной области может быть полностью исключено, то от влияния постоянной времени перезаряда выходной емкости транзистора полностью избавиться не представляется возможным. Это влияние можно лишь уменьшить путем увеличения коллекторного тока транзистора, как это было сделано в БЛЭ ТТЛ серии 513. При неизменном постоянном токе перезарядка выходной емкости транзистора, длительность его перехода из состояния, классифицируемого как логического 0, в состояние, классифицируемого как логической 1 и обратно может быть уменьшено только за счет уменьшения логического перепада. Такое решение позволяет повысить быстродействие. Однако дается оно за счет снижения помехоустойчивости БЛЭ, что требует создания схем при прочих равных условиях менее подверженных действию помех. Этот принцип и использован при построении БЛЭ ЭСЛ.

Основой БЛЭ ЭСЛ является токовый ключ, выполненный на двух транзисторах, в соответствии с рисунком 6. На базу одного из них, например VT2, подано некоторое постоянное опорное напряжение Uоп. Изменение напряжения подаваемого на вход х0 ниже или выше Uоп приводит к перераспределению постоянного тока Iэ, заданного токостабилизирующим резистором Rэ, между транзисторами VT1 и VT2. При этом транзисторы не попадают в режим насыщения и, следовательно, в ключе принципиально отсутствует интервал рассасывания их неосновных носителей. Таким образом, особенностью БЛЭ ЭСЛ является постоянство потребляемого тока независимо от выходного сигнала ключа.

Эта особенность выгодно отличает БЛЭ ЭСЛ от БЛЭ ТТЛ, в котором момент переключения ток, потребляемый элементом, резко возрастет, создавая внутренние помехи, ухудшающие помехозащищенность цифрового устройства.

1	2	3	4	5	6