Шина Intel ISA

    "-" указывает на то, что соответствующая линия  не разре шена или не контроллируется источником.

    "x"-игнорируется. Источник может разрешить сигнал, но он будет игнорироваться другими источниками.   (1) DRQ# может быть запущен, но  не воспримется, пока  конт роллер ПДП является задатчиком шины.   (2) Принят  основным ЦП  через контроллер прерываний и задей ствуется  по усмотрению основного процессора, когда  он является задатчиком шины.   (3) Этот сигнал должен контроллироваться постоянно и при раз решении немедленно восприниматься.   (4) Всегда принимается устройством обмена байтами данных.   (5) Приводится  в действие источниками основной платы, если адрес находится в первом Mбайте адресного пространства и есть сигнал или MRDC* или MWTC*.   (6) Запускаются на разрешеный уровень аппаратными  средствами основной платы на весь цикл.  

Режим прямого доступа к памяти или вводу/выводу

Плата расширения может находиться в режиме ПДП только, когда контроллер ПДП является владельцем шины. Режим ПДП к памяти по зволяет передавать данные между другими источниками ввода/выво да и памятью платы расширения. Режим ПДП к вводу/выводу позво ляет передавать данные между памятью и вводом/выводом платы ра сширения квитированием линий запроса ПДП и подтверждения ПДП. Плата расширения, которая отвечает  как 8-разрядный или 16-раз рядный источник ввода/вывода, должна использовать  8- и 16-раз рядные каналы ПДП  соответственно. Плата расширения может  под держивать как режим ПДП к памяти, так и режим ПДП к вводуа/выво ду одновременно, при которых данные будут передаваться между па мятью и вводом/выводом платы расширения.

Состояние линий сигнала  платы расширения, когда  контроллер ПДП является владельцем шины, рассматривается в таблице 5.2.  

ВНИМАНИЕ!

Специального рассмотрения заслуживают те случаи, когда конт роллер ПДП выполняет цикл передачи между 8-разрядным источником ввода/вывода и 16-разрядным источником памяти платы расширения. Вопервых, платы расширения знают, что передача выполняется с  8 разрядным источником ввода/вывода из-за SBHE* и А0. Во-вторых, когда осуществляется запись в память, устройство обмена байтами на основной плате помещает байт либо на D<15...08> либо на D<07...00>; плата расширения должна контролировать SBHE* и А0 для  определения, какие  из  линий данных  содержат  правильный байт. В-третьих, при считывании памяти устройство обмена байта ми на основной плате будет пропускать  байт  с  D<15...08>  на D<07...00>, когда требуется. Плата расширения должна контроли ровать SBHE* и А0  для управления установкой в третье состояние D<07...00> для предупреждения столкновений с буфером.

Плата расширения  может представлять собой  16-разрядный ис точник памяти  при передаче ПДП для источников ввода/вывода  8 или 16-разрядных данных. Плата расширения должна быть 8-разряд ным источником памяти при передаче ПДП, если источник ввода/вы вода только 8-разрядный.

Внимания заслуживает также цикл передачи ПДП, который произ водит запись в источник памяти, из платы расширения, которая представляет собой 8-разрядный источник ввода/вывода. Если пла та расширения установлена в место [8/16], то она должна устано вить линии D<15...08> в третье состояние. Они устанавливаютя в третье состояние для предупреждения столкновений буфера с уст ройством обмена байтами на основной плате, когда оно пропускает младший байт на старший во время цикла передачи.

Более полная информация содержится в разделе 6.4.  

ВНИМАНИЕ!

Когда контроллер ПДП является владельцем шины он  игнорирует сигнал SRDY*; таким образом, плата расширения не может  обеспе чивать быстрые передачи ПДП с ОЗУ.  

Режим обращения к памяти или вводу/выводу

Плата расширения может рассматриваться как источник памяти или ввода/вывода, когда основной ЦП или другая плата расширения является захватчиком шины.  

ВНИМАНИЕ!

Необходимо рассматривать специальные случаи, когда плата рас ширения находится в месте [8/16] и отвечает во время цикла дос тупа как 8-разрядный источник памяти  или ввода/вывода. Когда источник платы расширения считывается, устройство обмена байтами на основной плате поместит  байт либо на  D<15...08> либо на D<07...00> для обеспечения  16-разрядных данных  задатчика шины. Плата расширения должна обеспечить третье состояние на линиях D<15...08>, так как эти линии приводятся в действие устройством обмена байтами на основной плате.

Более полная информация приводится в разделе 6.4.  

ВНИМАНИЕ!

Когда некоторые платы расширения являются задатчиками  шины, они игнорируют сигналы IOCHRDY или SRDY* и выполняют  стандарт ный цикл 8- или 16-разрядной памяти. Любая плата расширения,ко торая  возвращает сигналы  IOCHRDY или SRDY*  на плату расшире ния, как это делается  с основным ЦП, должна  определить, может ли плата расширения-задатчик шины поддерживать эти линии.

В табл. 5.1 и 5.3 показаны источники сигналов линий, которые являются запускающими или принимающими, когда плата расширения находится в режиме обращения к памяти или вводу/выводу и главный ЦП или другая плата расширения (отмеченная как ADDX) являются задатчиком шины соответственно. Они определяют также тип драйве ра.  

Режим сброса

Плата расширения входит в режим сброса всякий раз, когда раз решен RSTDEV, независимо от того, в каком другом режиме она на ходилась. Все сигналы с тремя состояниями шины платы расширения установиться в третье состояние, и все сигналы с открытым кол лектором должны быть отключены в течение 500 нсек длительности разрешенного RSTDEV. Плата  должна  завершить  инициализацию  в течение 1 мсек длительности разрешенного сигнала RSTDEV  и быть готовой к нормальной работе шины. Нормальная работа шины начина ется немедленно после отключения сигнала линии RSTDEV.  

5.4  КОНТРОЛЛЕР РЕГЕНЕРАЦИИ  

Контроллер регенерации выполняет цикл чтения по специальному адресу для регенерации динамического ОЗУ основной платы или плат расширения. Каждые 15 мксек контроллер регенерации пытается за хватить шину для выполнения цикла регенерации. Если задатчиком шины в данный момент является основной ЦП, то владение шиной передается контроллеру регенерации. Если плата расширения в дан ный момент является задатчиком шины, то контроллер регенерации будет выполнять цикл регенерации только если плата расширения разрешает линию  MЕMREF*. Если контроллер ПДП является задатчи ком шины, то до передачи контроллером ПДП управления шиной ни какие циклы регенерации не могут быть выполнены.

Когда выполняется цикл регенерации, контроллер регенерации приводит в действие линии адреса А<07...00> с одним из 256 адре сов регенерации. Другие линии адреса неопределены и должны уста навливаться в третье состояние источниками, которые могут возбу ждать их. Цикл представляет собой цикл доступа нормального типа или типа готовности при разрешенных MEMR* и MRDC*.  

ВНИМАНИЕ!

Цикл регенерации должен выполняться каждые 15 мксек для дос тупа ко всем адресам динамического ОЗУ каждые 4 мсек. Если это не происходит, данные в ОЗУ могут быть потеряны.  

В табл. 5.4.1 и 5.4.2 показаны  источники сигналов линий, ко торые являются запускающими или принимающими для цикла регенера ции, когда контроллер регенерации или плата расширения является владельцем шины соответственно. Они определяют также тип драйве ра.  

Примечание к табл. 5.4.1.: основной ЦП = PRI, плата расшире ния = ADD, контроллер ПДП = DMA, контроллер регенерации = REF, память основной платы = MEM, ввод/вывод основной платы =IO, TTL = = К1533 или К555,  OC - открытый коллектор и TRI - приемники/пе редатчики с тремя состояниями.

    "-" указывает на то, что соответствующая линия  не разре шена или не контроллируется источником.

    "x"-игнорируется. Источник может разрешить сигнал, но он будет игнорироваться другими источниками.       (1) DRQ# может быть запущен, но  не воспримется, пока  конт роллер ПДП является задатчиком шины.   (2) Принят  основным ЦП  через контроллер прерываний и задей ствуется  по усмотрению основного процессора, когда  он является задатчиком шины.   (3) Этот сигнал должен контроллироваться постоянно и при раз решении немедленно восприниматься.   (4) Всегда принимается устройством обмена байтами данных.   (5) Приводится  в действие источниками основной платы, если адрес находится в первом Mбайте адресного пространства и есть сигнал или MRDC* или MWTC*.   (6) Запускаются на разрешеный уровень аппаратными  средствами основной платы на весь цикл.  

Примечание к табл. 5.4.2.: основной ЦП = PRI, плата расшире ния = ADD, контроллер ПДП = DMA, контроллер регенерации = REF, память основной платы = MEM, ввод/вывод основной платы =IO, TTL = = К1533 или К555,  OC - открытый коллектор и TRI - приемники/пе редатчики с тремя состояниями.

    "-" указывает на то, что соответствующая линия  не разре шена или не контроллируется источником.

    "x"-игнорируется. Источник может разрешить сигнал, но он будет игнорироваться другими источниками.   (1) DRQ# может быть запущен, но  не воспримется, пока  конт роллер ПДП является задатчиком шины.   (2) Принят  основным ЦП  через контроллер прерываний и задей ствуется  по усмотрению основного процессора, когда  он является задатчиком шины.   (3) Этот сигнал должен контроллироваться постоянно и при раз решении немедленно восприниматься.   (4) Всегда принимается устройством обмена байтами данных.   (5) Приводится  в действие источниками основной платы, если адрес находится в первом Mбайте адресного пространства и есть сигнал или MRDC* или MWTC*.   (6) Запускаются на разрешеный уровень аппаратными  средствами

1	2	3	4	5	6	7	8