Шина Intel ISA

контроллер DMA, каждое состояние ожидания представляет собой один период шины ISA INTEL SYSCLK, или 125 нс для скорости синхронизации 8 МГц. ПРИМЕЧАНИЕ

Во время передач ПДП устройство ввода/вывода не управляет этой линией, потому что разрешение DRQ* устройством ввода выво да дается только когда могут приниматься или выдаваться дейст вительные данные. Только ресурс памяти, используемый при переда че ПДП, может разрешать этот сигнал.

ВНИМАНИЕ!

IOCHRDY не должно запрещаться более чем на 15 мксек, иначе будуд пропущены циклы регенерации, и может произойти ошибка в данных динамического ОЗУ.

ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ

Когда плата расширения является владельцем шины, она дол жна принять с выбранного ресурса IOCHRDY. Когда она находится в других режимах, она должна запустить этот сигнал, когда готова завершить цикл. ВНИМАНИЕ!

Некоторые платы расширения,когда являются владельцами шины, игнорируют сигнал IOCHRDY и выполняют цикл обращения к памяти 8 или 16 бит нормального типа. Любая плата расширения, которая возвращает сигнал IOCHRDY, должна определить, является ли теку щий владелец шины платой расширения, которая поддерживает эту функцию и, таким образом, позволяет удлиннение цикла.

SRDY* [8] [8/16]

Состояние ожидания 0 - единственная линия синхронных сиг налов на шине INTEL ISA. Она разрешается выбранным ресурсом для запрашивающего главного ЦП или платы расширения, которые завер шат текущий цикл без состояний дальнейшего ожидания. ПРИМЕЧАНИЕ

Даже если эта линия подведена к местам [8], она не исполь зуется. Она может быть использована только при обращении к ре сурсам памяти емкостью 16 бит, установленным в месте [8/16], когда главный ЦП или плата расширения являются владельцами ши ны. Этот сигнал игнорируется во время доступа к устройству вво да/вывода или когда контроллер ПДП или регенерации управляет ши ной.

ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ

Когда плвта расширения является владельцем шины, она дол жна принять SRDY* из выбранного ресурса для того, чтобы выпол нить цикл обращения с 0 состоянием ожидания. Когда она находит ся в режиме обращения к памяти, она должна запускать этот сиг нал, когда она может обеспечить цикл обращения с 0 состоянием ожидания. ВНИМАНИЕ!

Когда некоторые платы расширения являются владельцами ши ны, они игнорируют сигнал SRDY* и работают, как в цикле обраще ния к памяти 8 или 16 бит нормального типа или типа готовности.

MEMREF* [8] [8/16]

MEMREF* разрешается для указания цикла регенерации динами ческого ОЗУ. Этот сигнал разрешается контроллером регенерации, когда он будет владельцем шины.

ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ

Когда плата расширения является владельцем шины, она может разрешить эту линию для запроса цикла регенерации. Цикл регене рации будет выполняться контроллером регенерации во время запро са даже если контроллер не является владельцем шины.

7.1.3. ГРУППА ЦЕНТРАЛЬНЫХ УПРАВЛЯЮЩИХ СИГНАЛОВ

Группа центральных управляющих сигналов состоит из специ альных временных, управляющих сигналов и сигнала ошибки. Функ ция этих сигналов описана ниже.

SECMAST* [8/16]

Эта линия сигнала может запускаться только платой расшире ния, которой было гарантировано владение шиной. ВНИМАНИЕ!

Если SECMAST* разрешается более чем на 15 мксек, плата рас ширения должна инициировать циклы регенерации, разрешая линию MEMREF*.

ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ

SECMAST* разрешается платой расширения для того, чтобы стать владельцем шины после приема соответствующего DACK* из контроллера ПДП. После разрешения SECMAST* плата расширения должна ждать по крайней мере один период SYSCLK до запуска сиг налов группы адреса и данных, и по крайней мере два периода до запуска группы сигналов управления циклом.

IOCHCK* [8] [8/16]

"Проверка канала ввода/вывода" может разрешаться любым ре сурсом для сигнализации об ошибке, которую невозможно скорректи ровать, такой как ошибка паритета памяти. Она должна разрешаться по меньшей мере на 15 нсек. Если шиной владеет контроллер ПДП или регенерации, то при возникновении этого сигнала, он будет запомнен техническими средствами основной платы, но будет без действовать до тех пор, пока основной ЦП не станет владельцем шины.

ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ

Если плата расширения является владельцем шины, когда раз решается этот сигнал, сигнал ошибки запоминают технические сред ства основной платы, но он будет бездействовать до тех пор, пока основной ЦП не станет владельцем шины.

SYSCLK [8] [8/16]

"Системная синхронизация" имеет частоту 8 МГц и длитель ность рабочего цикла 50 % и формируется основной платой. Дли тельность цикла шины прямо пропорциональна периоду синхронизации но не синхронна с SYSCLK кроме цикла с 0 состоянием ожидания.

ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ

Когда плата расширения является владельцем шины, она может использовать этот синхроимпульс для определения длительности цикла. Но в этом цикле этим синхроимпульсом синхронизирован только SRDY*, для синхронизации платы можно использовать любой синхроимпульс.

84OSC [8] [8/16]

84OSC - синхросигнал, формируемый основной платой с часто той 14,3818 МГц +- 5 млн.** -1 (+- 71,909 Гц) и длительностью рабочего цикла 45-55 %. 84OSC не синхронизируется с SYSCLK или с другим сигналом на шине INTEL ISA, поэтому его нельзя исполь зовать там, где требуется синхронизация на шине. Наличие этой особой частоты свидетельствует об использовании кварца из цвет ной ТВ промышленности. Синхросигнал делится на 12 в IBM PC и используется для таймера 8254.

7.1.4. ГРУППА СИГНАЛОВ ПРЕРЫВАНИЯ

Эта группа состоит из ряда сигналов, которые могут исполь зоваться ресурсом для получения обслуживания по прерыванию от центрального ЦП. ПРИМЕЧАНИЕ

Сигналы прерывания подключаются к контроллеру прерывания (INTEL 8259А). Он доступен всем владельцам шины через адрес вво да/вывода, но для совместимости программных средств только глав ный ЦП должен обслуживать контроллер прерывания.

IRQ <15,14,12,11,10> [8/16]

IRQ <09,07..03> [8]

Прерывание может запрашиваться ресурсом основной платы или платы расширения путем разрешения линии IRQ. Линия должна оста ваться разрешенной до тех пор, пока прерывание не подтвердится обращением главного ЦП к прерывающему ресурсу на плате расшире ния.

ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ

Линии прерывания представляют собой линии, запоминаемые в приемнике по фронту, и управляемые драйверами ТТЛ. Следователь но плата расширения должна позволять пользователю выбрать во время установки линию IRQ шины ISA, которую нужно возбудить пла той расширения.

7.1.5. ГРУППА СИГНАЛОВ ПРЯМОГО ДОСТУПА К

ПАМЯТИ

Эти сигналы обеспечивают циклы обмена по прямому доступу и операции по передаче владения шиной ресурсам основной платы или плате расширения. ПРИМЕЧАНИЕ

Каналы ПДП <3..0> могут обеспечить только циклы передач данных длмнной 8 бит. Каналы ПДП <7..5> могут обеспечить только циклы передач длинной 16 бит.

DRQ <7..5,0> [8] [8/16]

DRQ <3,2,1> [8]

Линии запроса ПДП разрешаются ресурсом основной платы или платой расширения для запроса операции ПДП или запроса на управ ление шиной. Линия DRQ разрешается до тех пор, пока контроллер ПДП не разрешит соответствующую линию DACK*.

ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ

Линии DRQ возбуждаются ТТЛ-драйверами. Таким образом плата расширения должна позволять пользователю во время установки вы бирать линию DRQ шины ISA, которую будет использовать плата рас ширения, и устанавливать другие линии в третье состояние.

DACK <7..5,0>* [8] [8/16]

DACK <3,2,1>* [8]

Линии подтверждения ПДП разрешаются контроллером ПДП для подтверждения запросов ПДП DRQ <7..5,3..0>. Разрешение DACK* указывает, что будет начинаться цикл ПДП или плата расширения может стать владельцем шины.

ТС [8] [8/16]

"Конец счета" разрешается контроллером ПДП, когда в ка ком-нибуть канале ПДП исчерпается счетчик байт, указывая на ко нец передачи ПДП.

7.1.6. ЭЛЕКТРОПИТАНИЕ

Шина INTEL ISA работает с электропитанием постоянного то ка напряжением + 5 в, - 5 в, +12 в, - 12 в и 0 в ("земля"). Все

1	2	3	4	5	6	7	8